昨天我們講到了PCB設(shè)計(jì)技巧的前七項(xiàng)，現(xiàn)在我們來(lái)談?wù)勥@后八項(xiàng)，雖說(shuō)這里僅僅整理出了15項(xiàng)，但是基本的都包含在內(nèi)了，只要弄懂這十五項(xiàng)，幾乎在設(shè)計(jì)PCB時(shí)可以起到事半功倍的效果。

8、如何處理實(shí)際布線中的一些理論沖突的問(wèn)題

  1） 基本上將模/數(shù)地分割隔離是對(duì)的。要注意的是信號(hào)走線盡量不要跨過(guò)有分割的地方(moat)，還有不要讓電源和信號(hào)的回流電流路徑(returning current path)變太大；

  2）晶振是模擬的正反饋振蕩電路，要有穩(wěn)定的振蕩信號(hào)，必須滿足loop gain與phase的規(guī)范，而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾，即使加ground guard traces可能也無(wú)法完全隔離干擾，而且離的太遠(yuǎn)，地平面上的噪聲也會(huì)影響正反饋振蕩電路，所以一定要將晶振和芯片的距離進(jìn)可能靠近。

  3）確實(shí)高速布線與EMI的要求有很多沖突，但基本原則是因EMI所加的電阻電容或ferrite bead，不能造成信號(hào)的一些電氣特性不符合規(guī)范。所以，最好先用安排走線和PCB疊層的技巧來(lái)解決或減少EMI的問(wèn)題。如高速信號(hào)走內(nèi)層最后才用電阻電容或ferrite bead的方式以降低對(duì)信號(hào)的傷害。

9、如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾?

  現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來(lái)控制繞線方式及過(guò)孔數(shù)目，各家EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。

  例如，是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式，能否控制差分對(duì)的走線間距等，這會(huì)影響到自動(dòng)布線出來(lái)的走線方式是否能符合設(shè)計(jì)者的想法。

  另外，手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。例如，走線的推擠能力, 過(guò)孔的推擠能力, 甚至走線對(duì)敷銅的推擠能力等等。所以選擇一個(gè)繞線引擎能力強(qiáng)的布線器才是解決之道。

10、關(guān)于test coupon

  test coupon是用來(lái)以TDR (Time Domain Reflectometer) 測(cè)量所生產(chǎn)的PCB板的特性阻抗是否滿足設(shè)計(jì)需求，一般要控制的阻抗有單根線和差分對(duì)兩種情況。所以test coupon上的走線線寬和線距(有差分對(duì)時(shí))要與所要控制的線一樣，最重要的是測(cè)量時(shí)接地點(diǎn)的位置。

  為了減少接地引線(ground lead)的電感值，TDR探棒(probe)接地的地方通常非常接近量信號(hào)的地方(probe tip)，所以test coupon上量測(cè)信號(hào)的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。

11、在高速PCB設(shè)計(jì)中，信號(hào)層的空白區(qū)域可以敷銅，而多個(gè)信號(hào)層的敷銅在接地和接電源上應(yīng)如何分配?

  一般在空白區(qū)域的敷銅絕大部分情況是接地，只是在高速信號(hào)線旁敷銅時(shí)要注意敷銅與信號(hào)線的距離，因?yàn)樗蟮你~會(huì)降低一點(diǎn)走線的特性阻抗，也要注意不要影響到它層的特性阻抗，例如在dual stripline的結(jié)構(gòu)時(shí)。

12、是否可以把電源平面上面的信號(hào)線使用微帶線模型計(jì)算特性阻抗?

  電源和地平面之間的信號(hào)是否可以使用帶狀線模型計(jì)算?是的，在計(jì)算特性阻抗時(shí)電源平面跟地平面都必須視為參考平面。例如四層板：頂層-電源層-地層-底層，這時(shí)頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。

13、在高密度印制板上通過(guò)軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)一般情況下能滿足大批量生產(chǎn)的測(cè)試要求嗎?

  一般軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)是否滿足測(cè)試需求必須看對(duì)加測(cè)試點(diǎn)的規(guī)范是否符合測(cè)試機(jī)具的要求，另外如果走線太密且加測(cè)試點(diǎn)的規(guī)范比較嚴(yán)，則有可能沒(méi)辦法自動(dòng)對(duì)每段線都加上測(cè)試點(diǎn)，當(dāng)然需要手動(dòng)補(bǔ)齊所要測(cè)試的地方。

14、添加測(cè)試點(diǎn)會(huì)不會(huì)影響高速信號(hào)的質(zhì)量?

  至于會(huì)不會(huì)影響信號(hào)質(zhì)量就要看加測(cè)試點(diǎn)的方式和信號(hào)到底多快而定，基本上外加的測(cè)試點(diǎn)(不用線上既有的穿孔(via or DIP pin)當(dāng)測(cè)試點(diǎn))可能加在線上或是從線上拉一小段線出來(lái)，前者相當(dāng)于是加上一個(gè)很小的電容在線上，后者則是多了一段分支。這兩個(gè)情況都會(huì)對(duì)高速信號(hào)多多少少會(huì)有點(diǎn)影響，影響的程度就跟信號(hào)的頻率速度和信號(hào)緣變化率(edge rate)有關(guān)，影響大小可透過(guò)仿真得知，原則上測(cè)試點(diǎn)越小越好(當(dāng)然還要滿足測(cè)試機(jī)具的要求)分支越短越好。

15、若干PCB組成系統(tǒng)，各板之間的地線應(yīng)如何連接?

  各個(gè)PCB板子相互連接之間的信號(hào)或電源在動(dòng)作時(shí)，例如A板子有電源或信號(hào)送到B板子，一定會(huì)有等量的電流從地層流回到A板子 (此為Kirchoff current law)，這地層上的電流會(huì)找阻抗最小的地方流回去。所以在各個(gè)不管是電源或信號(hào)相互連接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，這樣可以降低地層上的噪聲。

  另外，也可以分析整個(gè)電流環(huán)路，尤其是電流較大的部分，調(diào)整地層或地線的接法，來(lái)控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個(gè)地方走)，降低對(duì)其它較敏感信號(hào)的影響